

Muon电子学工作进展

梁昊

中国科学技术大学近代物理系

BES3 Muon电子学组

2006.4.26

报告内容


- VME 读出插件 (V2.0) 设计
- 控制/扇出插件设计
- FPGA在线配置功能的设计

VME 读出插件 (V2.0) 设计

- 在V1.0的基础上设计了V2.0插件
 - ④ 4个数据链通道
 - ④ 支持在线FPGA配置（包括读出控制FPGA和FEC FPGA）
 - ④ 利用CR/CSR实现CBLT链上插件位置的自动识别
- PPC软件
 - ④ 数据从PPC通过网络传输开辟大的缓冲区，解决了数据传输起始阶段的Buffer满的问题

VME 读出插件 (V2.0) 设计

● 图片



VME 读出插件 (V2.0) 设计

● 测试结果

④ 自检

- ④ 通过多通道自检测试

④ 长时间数据读出测试


- ④ 1(2)个插件 vs 4数据链
- ④ 由插件向数据链发送自检数据，通过FEC数据链返回
- ④ >10小时连续读取无错误

报告内容

- VME 读出插件 (V2.0) 设计
- 控制/扇出插件设计
- FPGA在线配置功能的设计

VME控制/扇出插件设计

● 控制/扇出插件



VME控制/扇出插件设计

- 硬件设计/PCB硬件完成
- 功能
 - ④ 通过触发组提供的光纤子板进行控制、状态信号扇出（扇入）
 - ④ 产生自检所需要的时钟、L1等控制信号
 - ④ 能够接收外部提供的L1信号（NIM或TTL，主要是针对系统的宇宙线测试）
- 目前已经完成的测试
 - ④ 通过触发组提供的光纤子板进行控制、状态信号传输的测试
 - ④ 产生自检所需的控制信号并扇出到VME总线（供多个读出插件用）

报告内容


- VME 读出插件 (V2.0) 设计
- 控制/扇出插件设计
- **FPGA在线配置功能的设计**

FPGA在线配置功能的设计

- 硬件设计/PCB硬件完成
 - ④ 配置方式：串行Flash Memory + PS
 - ④ 速度：擦除 ~ 10s
编程 ~ 10s/FPGA
配置 < 1s
- 在线配置功能的实现方式
 - ④ 把经quartus编译好的配置文件下载到读出插件上的Flash Memory中
 - ④ 接受经VMEbus发出的配置命令，从Flash Memory中读出配置数据，对读出FPGA或FEC上的FPGA进行配置

FPGA在线配置功能的设计

- 目前已经完成的测试
 - ④ 连续重复进行下载、配置操作>100次无错误



Thank You.

*Welcome to
USTC*
